ALT + +→ Schriftgröße anpassen
ALT + /→ Kontrast anpassen
ALT + M→ Hauptnavigation
ALT + Y→ Socials
ALT + W→ Studiengang wählen
ALT + K→ Homenavigation
ALT + G→ Bildwechsel
ALT + S→ Übersicht
ALT + P→ Funktionsleiste
ALT + O→ Suche
ALT + N→ Linke Navigation
ALT + C→ Inhalt
ALT + Q→ Quicklinks
ESC→ Alles zurücksetzen
X
A - keyboard accessible X
A
T

Patente

  • V. Marolt, J. Scheible, U. Mauroschat, M. Bröckel: Verfahren zur Generierung von elektronischen Schaltungen. DE 10 2006 062 563, 30.10.2008.
  • J. Scheible, C. Rödel: Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements, DE 195 31 651 C2, 06.03.1997.
  • J. Scheible, C. Rödel: Arranging conductive tracks on semiconductor component surface - defines two prohibited regions on component surface, with second ones formed by extending first ones. FR-2738672: 14.03.1997, US-5888893: 30.03.1999, IT-1283846: 30.04.1998.
  • J. Scheible, C. Rödel: Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen. DE 195 30 951 C2, 27.02.1997.
  • J. Scheible, C. Rödel: Conductive wiring on semiconductor component surface arranging method - connecting wires parallel and at angle of forty-five degrees to axes of coordinate system are guided to respective edges of polygonal connection region deemed to be parallel and diagonal connectable. FR-2738078: 28.02.1997, US-5736426: 07.04.1998, IT-1283814: 30.04.1998