EDP: Expert Design Plan
Ziel
Methodik zur Automatisierung des analogen integrierten Schaltungsenwurf unter Verwendung von Prozeduren.
Motivation
Der Grund für den hohen Automatisierungsgrad im Digitalentwurf fußt auf der Einschränkung von Freiheitsgraden beim Entwurf (z. B. durch Standardzellen), was die Verwendung von optimierenden Algorithmen ermöglicht, wohingegen beim analogen Schaltungsentwurf alle Constraints und Freiheitsgrade berücksichtigt werden müssen.
Dies resultiert in einer geringen Akzeptanz von optimierenden Algorithmen in der Anwendungspraxis beim analogen Schaltungsentwurf. Dementsprechend basiert der Schaltungsentwurf fast ausschließlich auf Expertenwissen und ist deshalb auch weitestgehend durch einen manuellen Entwurfsfluss geprägt.
Unser Ansatz
Deshalb plädieren wir dafür, das manuellen Entwurfsvorgehen in eine Prozedur zu überführen. Wir bezeichnen dies als Expert Design Plan (EDP).
Eine EDP ist ein parametrierbares, ausführbares Skript, das die Vorgehensweise eines menschlichen Schaltungsentwicklers abbildet. Eine EDP formalisiert somit die wissensbasierte Strategie des Designexperten und macht sie wiederverwendbar (Reuse). Eine EDP kann den Entwurf einer gesamten Schaltungstopologie abdecken.
Um die Vorgehensweise des Schaltungsentwicklers erfassen zu können muss die domänenspezifische Sprache EDPL (EDP-Language) entwickelt werden. Diese EDPL enthält alle nativen Befehle, die für den analogen Schaltungsentwurf erforderlich sind, z.B. zur Topologievariationen, zum Ausführen von Schaltungssimulationen und Ändern von Parametern. Damit die Schaltungsentwickler nicht von ihrer gewohnten Denk- und Arbeitsweise abweichen müssen, muss die EDP automatisch in gewohnter Entwurfsumgebung im Hintergrund erfasst werden.
Status
Gegenwärtig arbeiten wir an der Umsetzung der generischen EDPL, die alle für den analogen Schaltungsentwurf benötigten Befehle umfasst.
Veröffentlichungen
M. Schweikardt, J.Scheible
Expert Design Plan: A Toolbox for Procedural Automation of Analog Integrated Circuit Design
SMACD 2022, Int. Conf. on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design
M. Schweikardt, Y. Uhlmann, F. Leber, J. Scheible, H. Habal
A Generic Procedural Generator for Sizing of Analog Integrated Circuits
15th Conf. on Ph.D. Research in Microelectronics and Electronics (PRIME 2019), Lausanne, Switzerland, 15.-18.07.2019, ISBN 978-1-7281-3549-6, pp. 17-20, DOI
F. Leber, J. Scheible
A Procedural Approach to Automate the Manual Design Process in Analog Integrated Circuit Design
GMM-Fachbericht 91, 16. GMM/ITG-Fachtagung ANALOG 2018, München, Germany, 12.-14.09.2018, pp. 175-180
J. Scheible, D. Marolt, M. Schweikardt, H. Habal
Optimiert ist nicht immer optimal: Automatisierung des Entwurfs analoger ICs - Teil 1
Elektronik, (06) 2019, ISSN: 0013-5658, pp. 46-50, elektroniknet.de
J. Scheible, D. Marolt, M. Schweikardt, H. Habal
Optimiert ist nicht immer optimal: Automatisierung des Entwurfs analoger ICs - Teil 2
Elektronik, (08) 2019, ISSN: 0013-5658, pp. 32-37. elektroniknet.de
- Kontakt und Ansprechpartner
Prof. Dr.-Ing. Jürgen Scheible
Gebäude E&D
Raum R1-102
Tel. +49 07121 271-7089
Mail senden »
Matthias Schweikardt, M.Sc.
Gebäude Rommelsbach
Raum R1-003
Tel. +49 07121 271-7097
Mail senden »
- Seite drucken
- Seite teilen